人工知能、5G インフラストラクチャ、自動運転車の時代には、ほんの 10 年前には不可能と思われた速度でデータが送信されます。最新の相互接続は、224 Gbps PAM-4 以降の信号速度をサポートする必要があり、PCIe 7.0 と 1.6 TbE が目前に迫っています。これらのマルチ-周波数では、コネクタは 2 点を接続する単純な金属ではなくなり、-動作が直感に反する複雑な電磁構造になります。これがまさに、シグナル インテグリティ (SI) シミュレーションがオプションの解析から高速コネクタ設計の絶対的な前提条件へと進化した理由です。-。これがなければ、エンジニアは、ミクロンの位置ずれや寄生容量の数分の一ピコファラッドが製品を機能不全に陥らせる可能性がある環境の中を盲目的にナビゲートすることになります。
基礎物理学: 高速化がすべてを変える理由
低周波では、コネクタは理想的な導体として動作します-入ったものがそのまま出てきます。ただし、信号の立ち上がり時間がピコ秒の範囲に短縮されると、コネクタの物理的寸法が電気的に重要になります。 28 GHz の 10 mm 信号パスはもはやワイヤではありません。それは波の伝播効果が支配的な伝送線路です。
中心的な課題は電磁的不連続性です。高速コネクタは、PCB トレースからコンタクト ピン、嵌合インターフェースを通って別の基板に戻るまで、制御された-インピーダンス環境-の間を突然遷移します。あらゆる形状の変化、あらゆる材料の境界により、局所的なインピーダンスの不整合が生じます。これらの不一致により信号反射が発生し、次のように現れます。
- リターンロスの増加 (S11): エネルギーがソースに反射され、送信できなくなります。
- リンギングとオーバーシュート: 受信機ロジックを誤ってトリガーする可能性のある歪み。
- 劣化したアイ ダイアグラム: エラーのないデータ回復のためのマージンを表す「アイ開口部」が閉じていること。{0}}
さらに、小型化への絶え間ない取り組みにより、高速ピンが非常に近接して配置されます。{0}これにより、隣接するチャネル間に電磁結合が発生し、-クロストーク現象 (NEXT と FEXT) が発生します。信号レベルが 4 つの異なる電圧レベルに低減される 112 Gbps PAM-4 では、たとえ小さなレベルの結合ノイズでもシンボルの違いが完全に見えなくなり、壊滅的なビット誤り率 (BER) が発生する可能性があります。
直観と試行錯誤の限界-そして-
これまで、コネクタの設計は蓄積された経験と物理的なプロトタイピング、{0}}「構築してテスト」の方法論に大きく依存していました。高速設計の場合、このアプローチはいくつかの理由から根本的に破綻しています。-
まず、信号劣化の根本原因は目に見えず、直観に反することがよくあります。イリノイ大学の研究者は、Foxconn Interconnect Technologies と協力して 224 Gbps コネクタの開発に取り組んでおり、グランド ライン キャビティや信号スタブなどの一見小さな特徴が、意図した信号経路からのエネルギーを寄生モードに結合する共振構造を作成していることを発見しました。これらのメカニズムには、-地上空洞の共振、モード変換 (差動モードからコモン モードへ)、および嵌合基板からの負荷効果が含まれます-。高度なフィールド ソルバーがなければ診断することはほぼ不可能です。
第 2 に、物理的な反復のコストが法外に高くなります。高密度コネクタのツールとプロトタイピングを 1 回行うと、数万ドルの費用がかかり、数週間の開発時間がかかる場合があります。-最初の物理サンプルが到着した後にシグナル インテグリティの欠陥が発見されると、再スピンにコストがかかり、市場投入までの時間が遅れます。-
シグナルインテグリティシミュレーションが提供するもの
CST Studio Suite、HFSS などの最新の SI シミュレーション ツールや、学術研究グループによって開発された分散型物理ベース伝送線路（dPBTL）モデルなどの高度な回路ベースのソルバー{0}{1}は、金属を切断する前にコネクタの動作を明らかにする仮想プロトタイピング環境を提供します。
1. 予測 S- パラメータ分析:
シミュレーションは、最大 60 GHz 以上のコネクタの完全な散乱パラメータ (S- パラメータ) マトリックスを正確に予測します。これには以下が含まれます:
- 挿入損失 (SDD21): パスを通じて減衰される信号パワーの量。
- リターンロス (SDD11): インピーダンスの不整合により反射される量。
- 近端と遠端のクロストーク: -遠端と遠端のクロストーク: 攻撃側と被害側のペア間のカップリング。
- これらのパラメータは、PCIe、IEEE 802.3、OIF などの規格で定義された高速チャネル準拠の言語を形成します。{0}
2. 時間-ドメイン反射率測定 (TDR) 分析:
シミュレーション ツールは仮想 TDR を実行し、信号パスに沿った電気長に対するインピーダンスのプロファイルを作成できます。これにより、エンジニアは、ビア スタブ、コンタクト ビーム遷移、PCB ローンチなど、あらゆる不連続点の正確な位置と大きさを正確に特定し、3D モデルで修正できます。{1}
3. アイ ダイアグラムと BER 予測:
おそらく最も重要なことは、シミュレーションにより受信機でアイ ダイアグラムを生成できることです。コネクタの S- パラメータを送信機および受信機のモデルと組み合わせることで、エンジニアは実際のデータ アイに対するジッター、クロストーク、損失の影響を確認できます。彼らは、単一の物理的測定が行われるずっと前に、目の高さと幅が USB4 や PCIe Gen6 などの規格で定義された厳格なマスクを満たすかどうかを予測できます。
4. 複雑な共鳴メカニズムの診断:
高度なシミュレーションにより、失敗の背後にある「理由」が明らかになります。研究では、混合モード シミュレーションが地上空洞共振とモード変換 (Scd21) の影響をどのように分離できるかを実証しており、差動信号伝達用のエネルギーがどのようにコモン モードに漏れ、他の場所に放射または結合するかを示しています。このレベルの洞察は、これらの寄生効果を抑制するために、誘電体インサートの追加や配置による接地の最適化など、対象を絞った設計変更を導きます。
定量化可能な値: 速度、精度、経路探索
厳密な SI シミュレーションの利点は抽象的なものではありません。それらは測定可能です。 dPBTL 回路モデリング アプローチは、最大 67 GHz の全波シミュレーションと物理測定に対して検証され、従来の 3D フィールド ソルバーと比較してシミュレーション時間が 5,000 倍高速化され、データ ストレージ要件が 484 万分の 1 に削減されることが実証されました。{{1}この高速化により、シミュレーションは設計終了時の検証ステップから、開発全体で使用される反復的なパスファインディング ツールへと変換されます。
文書化された事例では、シミュレーションに基づいて PCIe 6.0 コネクタの設計を変更したところ、64 GT/s NRZ でアイの高さが 700%、アイの幅が 150% 改善されました。{0}このような劇的な利益は、推測や物理的なカットアンドトライの方法では決して達成できません。{6}}-
結論: 受動コンポーネントからエンジニアリングチャネルへ
高速領域では、コネクタはもはや受動的な商品ではありません。-これは、通信チャネル全体のパフォーマンスを定義する不可欠なセグメントです。-その形状、材質、遷移によって、マルチギガビット リンクが目を開くか永久に閉じるかが決まります。{4}}
シグナル インテグリティ シミュレーションは、電磁場と波の伝播という目に見えない世界への唯一の実用的な窓を提供します。これにより、エンジニアは物理的なプロトタイピングだけでは決して達成できない精度で、不連続性を確認し、クロストークを予測し、設計を最適化できるようになります。データ レートが 448 Gbps 以上に向けて絶え間なく進歩するにつれて、成功するコネクタは、最も良く構築されたコネクタではなく、最初の物理サンプルが存在する前にデジタル領域でパフォーマンスが検証され、最も良くシミュレーションされたコネクタになります。{3}}最新の高速設計では、シミュレーションは単なるツールではありません。それはまさに成功の青写真です。
